由于DDR4的数据速率会达到3.2GT/s以上,DDR5的数据速率更高,所以对逻辑分析仪的要求也要很高,需要状态采样时钟支持1.6GHz以上且在双采样模式下支持3.2Gbps 以上的数据速率。基于高速逻辑分析仪的DDR4/5协议测试系统。图中是通过 DIMM条的适配器夹具把上百路信号引到逻辑分析仪,相应的适配器要经过严格测试,确 保在其标称的速率下不会因为信号质量问题对协议测试结果造成影响。目前的逻辑分析仪可以支持4Gbps以上信号的采集和分析。DDR地址、命令总线的一致性测试。福建多端口矩阵测试DDR一致性测试

通常我们会以时钟为基准对数据信号叠加形成眼图,但这种简单的方法对于DDR信 号不太适用。DDR总线上信号的读、写和三态都混在一起,因此需要对信号进行分离后再进 行测量分析。传统上有以下几种方法用来进行读/写信号的分离,但都存在一定的缺点。
(1)根据读/写Preamble的宽度不同进行分离(针对DDR2信号)。Preamble是每个Burst的数据传输开始前,DQS信号从高阻态到发出有效的锁存边沿前的 一段准备时间,有些芯片的读时序和写时序的Preamble的宽度可能是不一样的,因此可以 用示波器的脉冲宽度触发功能进行分离。但由于JEDEC并没有严格规定写时序的 Preamble宽度的上限,因此如果芯片的读/写时序的Preamble的宽度接近则不能进行分 离。另外,对于DDR3来说,读时序的Preamble可能是正电平也可能是负电平;对于 DDR4来说,读/写时序的Preamble几乎一样,这都使得触发更加难以设置。 福建多端口矩阵测试DDR一致性测试DDR总线一致性测试对示波器带宽的要求;

D D R 5 的 接 收 端 容 限 评 估 需 要 通 过 接 收 容 限 的 一 致 性 测 试 来 进 行 , 主 要 测 试 的 项 目 有 D Q 信 号 的 电 压 灵 敏 度 、 D Q S 信 号 的 电 压 灵 敏 度 、 D Q S 的 抖 动 容 限 、 D Q 与 D Q S 的 时 序 容 限、DQ的压力眼测试、DQ的均衡器特性等。
在DDR5的接收端容限测试中,也需要通过御用的测试夹具对被测件进行测试以及测试前的校准。展示了一套DDR5的DIMM条的测试夹具,包括了CTC2夹具(ChannelTestCard)和DIMM板(DIMMTestCard)等。CTC2夹具上有微控制器和RCD芯片等,可以通过SMBus/I²C总线配置电路板的RCD输出CA信号以及让被测件进入环回模式。测试夹具还提供了CK/CA/DQS/DQ/LBD/LBS等信号的引出。
对DDR5来说,设计更为复杂,仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证,比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。
DDR的读写信号分离
对于DDR总线来说,真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的,读信号的测量要参考读时序的要求,写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试,第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料: JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说,DQS和DQ间的时序关系是不一样的。 DDR2/3/4 和 LPDDR2/3 的协议一致性测试和分析工具箱。

DDR系统设计过程,以及将实际的设计需求和DDR规范中的主要性能指标相结合,我们以一个实际的设计分析实例来说明,如何在一个DDR系统设计中,解读并使用DDR规范中的参数,应用到实际的系统设计中。某项目中,对DDR系统的功能模块细化框图。在这个系统中,对DDR的设计需求如下。
整个DDR功能模块由四个512MB的DDR芯片组成,选用Micron的DDR存诸芯片MT46V64M8BN-75。每个DDR芯片是8位数据宽度,构成32位宽的2GBDDR存诸单元,地址空间为Add<13..0>,分四个Bank,寻址信号为BA<1..0>。 扩展 DDR5 发射机合规性测试软件的功能。福建多端口矩阵测试DDR一致性测试
DDR5 接收机一致性和表征测试应用软件。福建多端口矩阵测试DDR一致性测试
为了进行更简单的读写分离,Agilent的Infiniium系列示波器提供了一种叫作InfiniiScan 的功能,可以通过区域(Zone)定义的方式把读写数据可靠分开。
根据读写数据的建立保持时间不同,Agilent独有的InfiniiScan功能可以通过在屏幕上画 出几个信号必须通过的区域的方式方便地分离出读、写数据,并进一步进行眼图的测试。
信号的眼图。用同样的方法可以把读信号的眼图分离出来。
除了形成眼图外,我们还可以利用示波器的模板测量功能对眼图进行定量分析,
用户可以根据JEDEC的要求自行定义一个模板对读、写信号进行模板测试,如 果模板测试Fail,则还可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 福建多端口矩阵测试DDR一致性测试
DDR 规范的 DC 和 AC 特性 对于任何一种接口规范的设计,首先要搞清楚系统中传输的是什么样的信号,也就是驱动器能发出什么样的信号,接收器能接受和判别什么样的信号,用术语讲,就是信号的DC和AC特性要求。 在DDR规范文件JEDEC79R2.pdf的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V,Vref=+1.25V±0.05V,VTT=Vref±0.04V. 在我们的实际设计中,除了要精确设计供电电源模块之外,还需要对整个电源系统...