频率综合器使用锁相环（Phase-LockedLoop，PLL）来实现锁定输入信号和输出信号的频率。锁相环是由相频比较器、电压控制振荡器（VoltageControlledOscillator，VCO）和除频器组成的反馈控制系统。下面是频率综合器如何实现锁相环的基本步骤：输入信号与参考信号的相频比较器进行相位比较，生成一个误差信号。相频比较器检测输入信号和参考信号的相位差，并输出一个与相位差成正比的误差信号。错误信号经过滤波器进行滤波处理，以去除高频噪声和不稳定分量。经过滤波后的误差信号被送入电压控制振荡器（VCO）。AnaPico频率综合器信号源级别的频综模块。江西1kHz频率综合器售价
一种降低小数分频杂散的聪明的做法是利用一个可变参考频率。该技术基于一个小数N分频综合器的杂散的位置是其特定分频比和输出频率的函数的原理。因此，对于一个给定的输出频率，可以通过改变参考频率和相应的分频比的方式来移动（然后过滤掉）一个不想要的杂散。这涉及到频率规划，因此需要一个额外的频率综合器（用作参考频率）。此外尽管减小了分频比，其依然可能大到影响PLL性能。Anapico始终秉承瑞士制造的精神，坚持为用户提供精密的产品，主要产品包括射频微波信号源、相位噪声分析仪、频率综合器等，并在量子物理，5G通信、雷达和卫星等射频微波领域为用户提供测试测量解决方案。 江西1kHz频率综合器售价频率综合器具有很高的频率稳定性，即使在温度变化、振荡器老化或其他环境变化的情况，输出频率能保持稳定。
频率综合器的特性在很大程度上取决于其特殊架构，可以被分成几个主要的类型，如图2所示。直接频率综合架构是直接从获得的参考信号中创建输出信号，通过在频域控制和组合参考信号（直接模拟综合），或通过在时域构造输出波形（直接数字综合）间接频率综合方法假定输出信号以一种输出频率和输入参考信号相关的形式（例如，锁相）在频率综合器内部生成。同样，间接频率综合可以用模拟和数字技术来完成。然而实际的综合器为了得到多种技术的各自优势，通常是结合多种技术的混合设计。
可预置分频器在频率合成中，为了提高控制精度，鉴相器在低频下工作。而VCO电路输出频率是比较高的，为了提高整个环路的控制精度，离不开分频技术。分频器输出的信号送到相位比较器，和基准时钟信号进行相位比较。VCO电路在锁相环中比较重要，是频率合成及锁相环路的重要电路。它应满足这样一些特性：输出幅度稳定性要好，在整个VCO电路工作频带内均应满足此要求，否则会影响鉴相灵敏度；频率覆盖范围要满足要求且有余量；电压-频率变换特性的线性范围要宽。频率综合器非常适合需要高性能和低抖动的应用，例如高速数据通信和精密测量。
DDS是另一个产生良好的频率分辨率的有效解决方案，且没有通常的鉴相器频率下降问题。DDS具有良好的频率分辨率，用于高频参考频率或作为小数分频器。虽然DDS提供了良好的频率分辨率，但其杂散水平通常很高。此外由于PLL的乘法机制，进一步恶化了杂散。虽然两种方案看起来不同，但是它们对DDS杂散的影响方式相同。在这两种情况下，总的环路分频系数由VCO输出和鉴相器比较频率之间的比率决定。可以利用许多技术减少DDS杂散，例如使用可调时钟（如上述的小数N综合器）或如图5所示将其上变频后再将DDS信号进行分频。注意上变频相关的DDS带宽减少，往往需要根据所需的特定的频率规划进一步扩展。这可以通过多种方法实现，例如，利用可调（相对固定）分频系数。 频率综合器非常适合需要灵活配置频率的应用，例如软件定义无线电。江西1kHz频率综合器售价
AnaPico频率综合器分辨率低至0.00001Hz并具有良好的相噪和杂散指标。江西1kHz频率综合器售价
频率综合器是DPLL数字锁相环很重要的应用之一，相位抖动和寄生边带是频率综合器**烦人的现象，我们给出了不同的解决这些问题的方法，即抗齿隙式电路和高阶环路滤波器。分析了整数N和分数N两类综合器并说明后者可以非常快地捕获锁定，其特点是在跳频(扩频)应用中具有很大的好处；新一代的移动电话中，扩频技术将越来越重要。接着说明了简单的频率综合器可以单环实现，而高性能系统中必须使用多环结构。频率综合器由参考晶振、鉴频鉴相器、环路滤波器、压控振荡器和分频器等组成。江西1kHz频率综合器售价
