总的来说，间接的基于VCO的PLL频率综合器是目前当下流行的方案。将来预计通过减少PLL残留本底噪声来提高性能，以支持兆赫范围的环路滤波。迅速的切换速度（几微秒）和低相位噪声（10GHz输出，在10kHz偏移频率约为-130dBc/Hz）是当今设计者近期共同的目标。小尺寸、可扩展的功能（如内置的调制和幅度控制）和低成本是工业界的设计目标。然而未来激动人心的发展，可能是结合具有巨大的发展潜力的DDS技术。通过拓展DDS可用带宽和减小其杂散会带来许多进步。倍频和/或上变频技术可能为毫米波或更高频率（虽然DDS本身带宽会不断增加）带来可用的带宽。频率综合器模块通常用于无线电、通信、雷达、卫星导航、测试测量等领域中。浙江APSYN140频率综合器
可预置分频器在频率合成中，为了提高控制精度，鉴相器在低频下工作。而VCO电路输出频率是比较高的，为了提高整个环路的控制精度，离不开分频技术。分频器输出的信号送到相位比较器，和基准时钟信号进行相位比较。VCO电路在锁相环中比较重要，是频率合成及锁相环路的重要电路。它应满足这样一些特性：输出幅度稳定性要好，在整个VCO电路工作频带内均应满足此要求，否则会影响鉴相灵敏度；频率覆盖范围要满足要求且有余量；电压-频率变换特性的线性范围要宽。浙江APSYN140频率综合器频率综合器可以实现非常高的频率精度。
频率合成技术的应用：为克服电压合成调谐式高频头的缺陷，现在，绝大多数电视机均采用了频率合成高频头。频率合成式高频头是以锁相环（PLL）技术为基础，对信号相位进行自动跟踪、控制调谐系统，这种高频头不再由CPU直接提供高频头的频段、调谐电压，而是由CPU通过串行通信总线（I2C总线）向高频头内接口电路传送波段数据和分频比数据，于是高频头内的可编程分频器等电路对本振电路的振荡频率进行分频，再与一个稳定度极高的基准频率在鉴相器内进行比较。若二者有频率或相位的误差，则立即产生一个相位误差电压去控制（改变）本振频率，直至二者相位相等。此时的本振频率即被精确锁定在所收看的频道上，也就是说，高频头内的本振电路的振荡频率一直跟踪电视台的发射频率，故接收特别稳定。
一个简单的PLL频率综合器表现出各种限制和权衡。对频率综合器性能的主要影响是由为了实现较高的频率所需的大分频比和较高的分辨率引起的。注意由PLL器件产生的任何噪声以20logN的速度恶化，其中N为分频比。工作在小步长的传统的整数分频锁相环，分频比较大是因为步长必须等于鉴相器的比较频率。结果相位噪声大幅恶化。此外频率综合器的切换速度由其环路带宽决定，因此受限于鉴相器比较频率。由于环路滤波器带外抑制不足，或者甚至环路不稳定，增加环路带宽可能会导致更高频的参考杂散。因此，这个简单的单环架构锁相环受限于相互排斥的设计目标。它通常用于要求不高的应用领域或侧重于低成本应用。频率综合器有什么用？
有很多技术可以降低小数分频的杂散。通常可以在分频系数变化的时候通过增加或减少鉴相器输出的电压来实现。另一种方法是使用一个允许更大的分频系数的多模分频器。在这种情况下，我们会得到大量的小幅度杂散。多模分频器往往和Delta-Sigma调制器一起使用，产生随机频率杂散并将它们推向更高的偏移频率，使其可以通过回路滤波器过滤掉。尽管存在各种改进的技术，小数分频技术的主要缺点是由小数划分机制导致的相位误差过量产生的大量杂散电平。频率综合器可以用来做什么？河北20GHz频率综合器性价比
频率综合器模块是一种功能强大的电子模块，可以满足多种应用需求，提高系统性能和可靠性。浙江APSYN140频率综合器
AnaPico发布了APMSYN22捷变频频率综合器，可输出100kHz~22GHz的宽带信号，功率高达+25dBm，相位噪声指标出色，切换时间快至5μs。该频率综合器适合多台设备级联组成相参系统，采用高参考时钟进行同步输出，非常稳定。与其他厂商不同，AnaPico的信号源产品均采用1GHz高频的参考同步信号，可获得更优的相对相位稳定性。APMSYN22的体积小巧，性能优异，成本合适，非常适合系统集成和OEM应用，可用于雷达信号生成和测试、MIMO接收机研发、电子战、微波光子及光谱学等多个领域。浙江APSYN140频率综合器
