频率综合器使用锁相环（Phase-LockedLoop，PLL）来实现锁定输入信号和输出信号的频率。锁相环是由相频比较器、电压控制振荡器（VoltageControlledOscillator，VCO）和除频器组成的反馈控制系统。下面是频率综合器如何实现锁相环的基本步骤：输入信号与参考信号的相频比较器进行相位比较，生成一个误差信号。相频比较器检测输入信号和参考信号的相位差，并输出一个与相位差成正比的误差信号。错误信号经过滤波器进行滤波处理，以去除高频噪声和不稳定分量。经过滤波后的误差信号被送入电压控制振荡器（VCO）。频率综合器非常适合需要高性能和低抖动的应用，例如高速数据通信和精密测量。低噪声频率综合器1MHz至250MHz
虽然DDS工作频点接近直流，但根据奈奎斯特原理，其比较高频率只能到时钟频率的一半。虽然可以工作在高于奈奎斯特区，但是性能下降非常快。另一个严重的问题是由于DDS技术中固有的许多因素导致的较高杂散，例如数位截取、量化和DAC转换误差。DSS的形式可以是完全集成的芯片或可以使用单独的现场可编程门阵列（FPGA）和DAC芯片来实现。后者可将数字部分限制在FPGA内部，因此隔离了EMI引起的杂散。如今FPGA有足够的能力来建立相当复杂的多核相位累加器和索引表，由数位截取导致的杂散电平可忽略不计。结果主要的杂散源通常是由于DAC的非线性和量化噪声引起的。低噪声宽带频率综合器频率综合器可以实现高精度、高稳定性和可编程的频率合成，以满足无线电和通信系统对频率控制的要求。
AnaPico发布了APMSYN22捷变频频率综合器，可输出100kHz~22GHz的宽带信号，功率高达+25dBm，相位噪声指标出色，切换时间快至5μs。该频率综合器适合多台设备级联组成相参系统，采用高参考时钟进行同步输出，非常稳定。与其他厂商不同，AnaPico的信号源产品均采用1GHz高频的参考同步信号，可获得更优的相对相位稳定性。APMSYN22的体积小巧，性能优异，成本合适，非常适合系统集成和OEM应用，可用于雷达信号生成和测试、MIMO接收机研发、电子战、微波光子及光谱学等多个领域。
频率综合器是现代电子系统的重要组成部分，在通讯、雷达、电子对抗、遥控遥测和仪器仪表等众多领域得到了广泛应用，尤其是在卫星导航通信领域。在无线电子通信系统中，频率综合器是射频收发系统的重要部件。随着电子信息技术的发展，电子系统的小型化已经成为了一个必然的发展趋势，而频率综合器的小型化是实现整个电子系统小型化的重要环节之一。为了实现频率综合器的小型化，同时能够有较好的相位噪声性能指标，从设计方案到电路实现都应仔细考虑，以尽量减小体积。频率综合器可以用来做什么？
传统上综合器是为了在其工作频率范围内产生一个连续信号。其振幅在一定范围内随频率变化。然而，较新的设计带来更多的如振幅均衡和控制功能。输出电平可以采用开环控制（查表）或更复杂的闭环自动电平控制（ALC）方案来校准和控制。此外，现在工业界需要更复杂的包括传统的模拟调制（幅度、频率、相位和脉冲）到复杂的矢量形式，如IQ调制的波形。这些调制功能连同振幅控制和谐波抑制现在不仅可以制作成笨重的测试和测量信号发生器，也可以制作成较小的模块形式。主要性能特点（如相位噪声、杂散和切换速度）正在逐步接近那些测试和测量信号发生器。AnaPico频率综合器分辨率低至0.00001Hz，输出高达40GHz。河北便携式频率综合器主机
AnaPico频率综合器连续波、扫描、脉冲调制输出。低噪声频率综合器1MHz至250MHz
与传统概念相反，直接数字频率综合器利用数字信号处理技术根据参考时钟频率一点一点地在时域上构造一个输出信号波形。刚开始，使用相位累加器和查表来创建所需信号的数字代码。然后使用一个数字到模拟转换器（DAC）来重新构造一个正弦波或其它所需波形。使用低通滤波器滤除杂散，完成波形创建。这个过程非常快速，主要受数字控制逻辑的速度限制。因此频率切换速度非常高，和直接模拟方案速度差不多。DDS还具有相当低的相位噪声，甚至能改善（受其残留本底噪声限制）其时钟源本身的相位噪声。然而有价值的DDS的特性是其由相位累加器的长度确定的极精细的频率分辨率，很容易实现亚赫兹的水平。低噪声频率综合器1MHz至250MHz
